本課程是電子信息工程技術(shù)專業(yè)的核心課程。通過學(xué)習(xí)，使學(xué)生掌握QuartusII中圖形設(shè)計(jì)和文本設(shè)計(jì)方法，了解CPLD／FPGA器件的原理和特點(diǎn)。掌握應(yīng)用VHDL進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)、仿真和驗(yàn)證的方法。經(jīng)過實(shí)驗(yàn)、實(shí)踐訓(xùn)練，使學(xué)生掌握有關(guān)電路設(shè)計(jì)和分析、仿真和驗(yàn)證的基本操作技能，具有一定的分析和設(shè)計(jì)中小數(shù)字系統(tǒng)的能力，能夠設(shè)計(jì)出自己的數(shù)字芯片和一般小型數(shù)字系統(tǒng)。